

technical report.md

Peter RISC CPU - 技术报告

1. 项目概述

本项目实现了一个32位RISC架构的多周期CPU，使用Verilog硬件描述语言编写。处理器采用模块化设计，支持17条指令，涵盖算术运算、逻辑运算、存储器访问和控制转移四大类。整个设计已通过仿真验证，可在Mac和Windows平台上使用Icarus Verilog运行。

1.1 核心特性

特性	说明
架构	32位RISC，多周期执行
指令集	17条指令（R型、I型、J型）
数据通路	32位宽度
寄存器堆	32个 × 32位寄存器（R0硬件恒为零）
数据存储器	1KB存储空间（1024个 × 32位字）
ALU	支持ADD、SUB、MUL、DIV、AND、OR、XOR、NOR、SLT、LUI
时钟	单时钟，仿真频率100MHz

2. 整体架构

2.1 顶层结构图

详见 datapath.png

2.2 五阶段多周期执行

处理器采用多周期执行模型，包含五个状态：

阶段	描述
IF（取指）	从存储器读取指令， $PC \leftarrow PC + 4$
ID（译码）	解析指令，读取寄存器，生成控制信号
EXE（执行）	ALU运算（MUL/DIV可能需要多个周期）
MEM（访存）	加载/存储数据（仅LW/SW指令）
WB（写回）	将ALU或存储器结果写回寄存器堆

3. 模块详细说明

3.1 控制单元（control_unit.v）

控制单元实现状态机，负责协调各阶段的执行顺序。

状态定义：

```
localparam IF  = 3'b000; // 取指
localparam ID  = 3'b001; // 译码
localparam EXE = 3'b010; // 执行
localparam MEM = 3'b011; // 访存
localparam WB  = 3'b100; // 写回
```

控制信号说明：

信号	宽度	功能描述
reg_write	1	寄存器堆写使能
mem_write	1	数据存储器写使能
alu_op	4	ALU操作码
alu_start	1	启动多周期ALU运算
mem_to_reg	1	写回数据来源：0=ALU结果，1=存储器读出数据
alu_src_b	1	ALU输入B来源：0=寄存器，1=立即数
pc_src	2	PC来源：00=PC+4，01=分支地址，10=跳转地址

pc_write	1	PC更新使能
reg_dst	1	写回寄存器地址来源：0=rt，1=rd
i_or_d	1	存储器地址来源：0=PC，1=ALU结果
ir_write	1	指令寄存器更新使能

3.2 数据通路 (datapath.v)

数据通路连接所有数据流组件，主要组件包括：

- 程序计数器（PC） — 32位寄存器，支持PC+4、分支和跳转
- 指令寄存器（IR） — 存储当前执行的指令
- 寄存器堆 — 32个 × 32位，双读单写端口
- ALU — 执行所有算术/逻辑运算
- ALU结果锁存器 — 在MEM/WB阶段暂存ALU输出
- 多路选择器网络 — 在各组件间路由数据

3.3 ALU顶层 (alu_top.v)

ALU集成了所有运算单元，支持的操作如下：

操作码	运算	说明
0	ADD	加法
1	SUB	减法
10	AND	按位与
11	OR	按位或
100	XOR	按位异或
101	NOR	按位或非
110	SLT	有符号小于比较
111	LUI	加载高位立即数
1000	MUL	32位乘法（多周期）
1001	DIV	32位除法（多周期）

子模块：

- **Kogge-Stone**加法器 — 32位并行前缀加法器，用于ADD/SUB/SLT
- 乘法器 — 32位顺序乘法器（32个周期）
- 除法器 — 32位顺序除法器（32个周期）

3.4 存储器子系统

寄存器堆 (**reg.v**)：

- 32个 × 32位寄存器
- R0硬件恒为零（读出为0，写入被忽略）
- 双异步读端口，单同步写端口
- 低电平有效的异步复位

数据存储器 (**mem.v**)：

- 1024个字 × 32位（共4KB）
- 字节寻址，字对齐（使用 `addr[11:2]` 作为字索引）
- 同步写，异步读

3.5 Kogge-Stone加法器 (**adder_kogger_stone.v**)

Kogge-Stone加法器是一种并行前缀加法器，延迟为 $O(\log n)$ 。

结构：

1. 预处理：生成初始P（传播）和G（生成）信号
2. 前缀树：32位共5层（跨度 = 1, 2, 4, 8, 16）
3. 进位生成：并行计算所有进位
4. 求和：半加结果与进位异或

性能：关键路径延迟 = $O(\log_2(32)) = 5$ 级门延迟

3.6 乘法器 (**multiplier.v**)

顺序移位-累加乘法器。

算法流程：

- 1. 将被乘数 (a) 载入 temp_A, 乘数 (b) 载入 temp_B
- 2. 循环32次：
 - 若 temp_B[0] == 1: product += temp_A
 - temp_A <<= 1, temp_B >>= 1
- 3. 输出64位乘积

延迟： 32个时钟周期

3.7 除法器 (divider.v)

顺序恢复余数除法器。

算法流程：

- 1. 将被除数载入 temp_reg[31:0], 除数载入 temp_divisor
- 2. 循环32次：
 - temp_reg <<= 1
 - 若 temp_reg[63:32] ≥ 除数: temp_reg[63:32] -= 除数, temp_reg[0] = 1
- 3. 商 = temp_reg[31:0], 余数 = temp_reg[63:32]

延迟： 32个时钟周期

4. 指令集

处理器支持17条指令，分为三种格式。

4.1 R型指令（操作码 0x01 ~ 0x09）

指令	操作码	操作
ADD	1	rd ← rs + rt
SUB	2	rd ← rs - rt
MUL	3	{rd_hi, rd} ← rs × rt
DIV	4	{rd_hi, rd} ← rs / rt

AND	5	$rd \leftarrow rs \ \& \ rt$
OR	6	$rd \leftarrow rs \ \ rt$
XOR	7	$rd \leftarrow rs \ ^ \ rt$
NOR	8	$rd \leftarrow \sim(rs \ \ rt)$
SLT	9	$rd \leftarrow (rs < rt) \ ? \ 1 \ : \ 0$

4.2 I型指令（操作码 0x0A ~ 0x0E）

指令	操作码	操作
ADDI	A	$rt \leftarrow rs + \text{符号扩展(立即数)}$
ANDI	B	$rt \leftarrow rs \ \& \ \text{零扩展(立即数)}$
ORI	C	$rt \leftarrow rs \ \ \text{零扩展(立即数)}$
LW	D	$rt \leftarrow \text{mem}[rs + \text{符号扩展(立即数)}]$
SW	E	$\text{mem}[rs + \text{符号扩展(立即数)}] \leftarrow rt$

4.3 分支/跳转指令（操作码 0x0F ~ 0x11）

指令	操作码	操作
BEQ	F	$\text{if } (rs == rt) \ PC \leftarrow PC + 4 + (\text{立即数} \ll 2)$
BNE	10	$\text{if } (rs != rt) \ PC \leftarrow PC + 4 + (\text{立即数} \ll 2)$
J	11	$PC \leftarrow \{PC[31:28], \text{目标地址}, 2'b00\}$

5. 仿真与验证

仿真环境的详细配置（包括工具安装、依赖配置、跨平台支持等）请参考项目根目录下的 `SETUP.md` 文件。以下仅列出验证策略和测试结果。

5.1 验证策略

每个模块均有独立的测试平台：

测试文件	被测模块	测试内容
------	------	------

tb_adder_kogger_stone.v	Kogge-Stone加法器	基础运算、边界值、1000组随机测试
tb_subtractor.v	减法器	基础减法运算
tb_multiplier.v	乘法器	基础运算、乘以零、最大值、10组随机测试
tb_divider.v	除法器	整除、带余数、除以零、10组随机测试
tb_alu_top.v	ALU顶层	逻辑运算、SLT、LUI、MUL、DIV、溢出检测
tb_mem.v	数据存储器	写/读、地址对齐、边界地址测试
tb_reg.v	寄存器堆	R0恒零、双端口读、写使能测试
tb_core.v	CPU顶层	完整程序测试： $(3 \times 5) + 10 = 25$

5.2 测试程序示例（tb_core.v）

```
ADDI R1, R0, 3      ; R1 = 3
ADDI R2, R0, 5      ; R2 = 5
MUL  R3, R1, R2     ; R3 = 3 × 5 = 15
ADDI R4, R3, 10     ; R4 = 15 + 10 = 25
SW   R4, 4(R0)      ; mem[4] = 25
J    0              ; 死循环
```

预期结果：存储器地址4处存储的值为25。

5.3 测试结果

所有测试均已通过 ✓：

模块	测试结果
Kogge-Stone加法器	1000组随机测试全部通过 ✓
乘法器	10组随机测试全部通过 ✓
除法器	10组随机测试全部通过 ✓
ALU顶层	所有运算验证通过 ✓

寄存器堆	全部测试通过 ✓
数据存储器	全部测试通过 ✓
CPU顶层	$(3 \times 5) + 10 = 25$ ✓

6. 综合参考

6.1 资源估算

组件	寄存器数	触发器数	LUT估算
寄存器堆	32 × 32位	1024	~512
数据存储器	1024 × 32位	32768	~16384
ALU（KSA）	0（组合逻辑）	—	~1500
乘法器	~64	—	~1000
除法器	~64	—	~1000
控制器	3	—	~50

6.2 性能估算

参数	数值
时钟频率	最高100MHz（仿真环境）
ADD/SUB延迟	1个周期（组合逻辑）
MUL延迟	32个周期
DIV延迟	32个周期
LW延迟	3个周期（IF、EXE、MEM）
SW延迟	3个周期（IF、EXE、MEM）
分支延迟	3个周期（IF、ID、EXE）
跳转延迟	2个周期（IF、ID）